

计算机组成与嵌入式系统


第十章 嵌入式图像处理系统

人工智能与自动化学院
2026年春季

参考书籍

- * 原魁，何文浩，肖晗，基于FPGA的嵌入式图像处理系统设计，电子工业出版社，2013年（中译版）
- * 卞红雨，TMS320C6000系列DSP的CPU与外设，清华大学出版社
- * 梁晓峣，昇腾AI处理器架构与编程，清华大学出版社

参考书籍



9.1 嵌入式图像处理系统

新算法？
性能好？



VS

稳定？可靠？
实时？



计算机图像处理

嵌入式图像处理

算法研究 原理验证




应用实现

完成图像处理任务的专用软硬件处理系统

9.1 应用举例—嫦娥探月

嫦娥三号



2013年12月14日
我国首次在月球表面软着陆

嫦娥四号



2019年1月3日
实现人类首次月背软着陆

嫦娥五号



2020年12月17日
我国首次地外天体采样返回

9.1 应用举例—天问探火



火星探测：2020年7月23日发射，2021年5月15日着陆火星

9.1 应用举例—卫星遥感



卫星遥感：气象监测、资源勘探、地貌测绘、灾害监测……

9.1 应用举例—国防军事





航空、航天、舰船、兵器.....

成像制导、卫星侦察：我们的强项！

视频1：机载吊舱车辆跟踪

视频2：机场目标自动检测

9.1 应用举例—工业检测



生产过程自动化（识别零件，装配质量检查）

产品检测、工业机器人

讨论

- * 举例我们身边的嵌入式系统
- * 举例说明嵌入式系统的组成
- * 嵌入式系统有何特点？

9.2 嵌入式系统 (embedded system)

- * IEEE (Institute of Electrical and Electronics Engineers, 美国电气和电子工程师协会)
Devices Used to Control, Monitor or Assist the Operation of Equipment, Machinery or Plants
- * 以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗等严格要求的**专用**计算机系统

9.2 嵌入式系统 (embedded system)

- * 是一种“完全嵌入到受控设备内部，为特定应用而设计的专用计算机系统”
- * 是相对桌面系统来讲的，凡是带有微处理器的专用软硬件系统都可以称为嵌入式系统
- * 是软件和硬件的综合体，还可以涵盖机械等附属装置

9.2 嵌入式系统 (embedded system)

- * 由嵌入式硬件与嵌入式软件组成
- * 嵌入式硬件以芯片、模板、组件、控制器形式存在于设备内部
- * 嵌入式软件是实时多任务操作系统和各种专用软件，一般固化在ROM或闪存中
- * 嵌入式系统软硬兼施，融为一体，成为产品，在开发过程中需要开发工具辅助开发

9.2 嵌入式图像处理系统特点

- “嵌入性”、“专用性”与“处理系统”
- * “嵌入性” 特点：由于是嵌入到应用系统中，必须满足应用系统的“机、电、热”环境要求，如接口、体积、功耗、可靠性等要求
- * “专用性” 特点：面向应用，软硬件满足图像处理要求
- * “处理系统” 特点：与应用系统配合工作，图像处理能力是根本

9.3 嵌入式图像处理系统层次构成

系统架构



研发人员

应用程序工程师

图像算法工程师

操作系统工程师

驱动软件工程师

FPGA工程师

硬件设计师

界面、控制台软件等

图像处理算法研发、移植

OS移植、裁剪、改写

硬件驱动开发

FPGA逻辑设计


硬件设计、实现、调试

特点

偏软件

偏硬件

9.3 嵌入式图像处理系统组成




9.3 图像处理器

使用高性能处理器完成图像处理任务

- * DSP (Digital Signal Processor)
- * FPGA (Field Programmable Gate Array)
- * GPU (Graphic Processing Unit)
- * ASIC (Application Specified Integrated Circuit)
- * SoC (System on Chip)
- * SoPC (System on Programmable Chip)
- * NPU (Neural Processing Unit)


9.3 图像处理-进口FPGA

- * XILINX公司（已并入AMD）
- * Altera公司（已并入Intel）
- * Actel公司（已并入Microsemi）
- * Lattice公司



9.3 图像处理器-国产FPGA

- * 复旦微电子
- * 航天772所
- * 紫光同创 (2013)
- * 安路科技 (2011)
- * 高云半导体 (2014)
- * 京微齐力 (2017)
- * 西安智多晶 (2013)
- * 上海遨格芯 (2015)
- * 成都华微电子 (2000)



复旦微电子FPGA



紫光同创FPGA

差距：制程工艺、创新架构、软件生态

9.3 FPGA 芯片分类

- * **基于SRAM型FPGA**

Xilinx、Altera公司
大规模、高性能

需要外部配置
器件，上电配
置成功后运行

- * **基于FLASH型FPGA**

Actel公司

- * **CPLD**

Xilinx、Altera公司
小规模

不需要配置器
件，上电即运
行

可重复编程


- * **反熔丝FPGA**

Actel公司，高可靠应用场合

一次性编程(OTP)

9.3 FPGA在图像处理中的应用


- 实现接口与控制逻辑 **FPGA是接口“万金油”**
- 完成图像处理任务 **细粒度并行处理“得天独厚”**



FPGA几乎不可缺少！

9.3 图像存储

- * 在线处理缓存需要
局部存储器
全局存储器
- * 离线处理需求
卫星、航空侦察
医疗诊断
.....
- * 数据回放需求



- * 存储容量需求大
- * 存储需求随处理过程动态变化
- * 存储访问速率需求高
- * 嵌入到处理流程中

实际应用中，为减少存储量，先进行图像压缩

9.3 图像显示

人机界面要求，直观

- * 与显示设备关联

电视TV

阴极射线显像管CRT

液晶显示器LCD

- * 人机交互需求

叠加字符、标尺、姿态等信息

- * AV端子/S端子

YPbPr分量接口

VGA


DVI

HDMI



9.3 DSP处理电路最小系统

- * 供电电路
- * 时钟电路
- * 复位电路
- * 外围配置电路
- * 启动引导存储器
- * JTAG电路



最小系统正常工作是DSP硬件系统正常工作的基础

9.3.1 供电电路

- * 双（多）电源供电

 - I/O电压

 - 内核电压

- * 电压需求

 - 电压范围

- * 电流需求

 - 正常工作电流需求

 - 上电启动电流需求（一般大于正常工作电流）

- * 上/断电顺序

 - 一般要求内核电压不迟于I/O电压上电

- * 电压爬升速度

 - 供电到达规定电压的时间

- * 散热设计

9.3.1 两类DC/DC电源

* 线性稳压模块 LDO

* 开关模块

	线性电源	开关电源
优势	电路简单 体积小，电压纹波小	效率高 热耗低
劣势	效率低 热耗大	开关噪声导致 电压纹波大

常见厂家：Linear Technology (LT)、TI、Intersil

9.3.1 线性稳压电源

- * 低压差线性稳压器 LDO

压降: $V_{drop} = V_{in} - V_{out}$ 有“最小压降”限制

$$V_{in} \geq \min(V_{drop}) + V_{out}$$

- * 效率计算

效率: $\eta = V_{out}/V_{in} \times 100\%$

- * 热耗


输出电流×压差: $I_{out} \times (V_{in} - V_{out})$

- * 使用场合


低压降、低电流、有良好散热设计

9.3.1 线性稳压电源--LT1963

- * 最大输出电流1.5A
- * 最小压降340mV
- * 噪声纹波 $40\mu\text{V}_{\text{RMS}}$
- * 固定输出/可调输出可选



固定输出电压



可调输出电压（精密电阻）

9.3.1 DC/DC开关电源

- * PWM控制开关
- * 效率高 一般80%以上
- * 热耗低
- * 纹波较大
纹波峰-峰值 V_{pp} 数十 mV
- * 使用场合
高压降、高电流、高效率，纹波指标可接受

9.3.1 DC/DC开关电源-TPS54310


- * 最大输出电流3A
- * 3V~6V输入
- * 输出电压可调0.9V~3.3V
- * 效率高达95%



$$R4 = \frac{R5 \times 0.891}{V_O - 0.891}$$



$$R5 = 10 \text{ k}\Omega$$

OUTPUT VOLTAGE (V)	R4 VALUE (K Ω)
1.2	28.7
1.5	14.7
1.8	9.76
2.5	5.49
3.3	3.74



9.3.1 TPS54310的散热设计


- * 芯片体积小，散热面小
- * PCB设计时铺设大面积接地铜皮辅助散热
铜皮面积越大越好
- * 背面裸露的散热片紧贴正下面PCB铜皮（裸露，不敷绿油）



着色部分铺设接地铜皮散热

9.3.1 DC/DC开关电源-PTH0505W

- * 最大输出电流6A
- * 5V输入
- * 输出电压可调0.8V~3.6V
- * 效率高达95%
- * 电压纹波 20mV_{PP}




可调输出电压

$$R_{\text{set}} = 10 \text{ k}\Omega \times \frac{0.8 \text{ V}}{V_{\text{out}} - 0.8 \text{ V}} - 2.49 \text{ k}\Omega$$

$R_{\text{SET}} = 698 \text{ }\Omega$, $V_o = 3.3 \text{ V}$
$R_{\text{SET}} = 2.21 \text{ k}\Omega$, $V_o = 2.5 \text{ V}$
$R_{\text{SET}} = 4.12 \text{ k}\Omega$, $V_o = 2.0 \text{ V}$
$R_{\text{SET}} = 5.49 \text{ k}\Omega$, $V_o = 1.8 \text{ V}$
$R_{\text{SET}} = 8.87 \text{ k}\Omega$, $V_o = 1.5 \text{ V}$
$R_{\text{SET}} = 17.4 \text{ k}\Omega$, $V_o = 1.2 \text{ V}$
$R_{\text{SET}} = 36.5 \text{ k}\Omega$, $V_o = 1.0 \text{ V}$

9.3.1 DC/DC开关模块供电电路


- * 直接使用开关电源模块供电
- * 「型滤波，降低纹波
- * FB为磁珠（可等效电感），上的高频噪声和尖峰干扰
- ✓ 调试阶段，FB先不安装
- ✓ DC/DC输出电压调整正确后，再安装FB
- ✓ 避免错误的电压直接供给供电对象



适合给FPGA/DSP等较大电流需求的内核供电

9.3.1 多级变电供电电路


- * 多级变换，逐步降低电压
- * 前级使用高效率开关电源
- * 后级使用低纹波线性电源




9.3.2 时钟电路

* 无源晶振时钟产生电路

需要器件内部集成谐振电路



* 有源晶振时钟产生电路



9.3.2 时钟信号的时序指标

- * 稳定时间

上电后到时钟稳定输出的时间，
与晶振有关

- * 周期

$$T = 1/f$$

- * 占空比


周期内，高/低电平持续时间比

- * 沿跳变时间

上升沿/下降沿时间

- * 周期抖动

周期稳定度



9.3.2 时钟驱动/管理电路

- * 驱动器件提供多路同相位的时钟



例如：IDT3805

- * 带锁相环PLL的时钟驱动器

例如：CY2308

- * FPGA时钟管理单元

DCM



9.3.3 复位电路

- * 电路启动工作的起始信号

 - DSP初始化内部寄存器

 - FPGA初始化配置区，进入配置序列过程

 - 其它电路的正确初始化

- * 冷复位 热复位

 - 冷复位：电路上电即产生的复位

 - 热复位：电路在通电状态产生的复位，如“看门狗”复位、按键复位

- * 复位电平和时序要求

 - 一般为低电平复位，对低电平保持时间有要求

 - 有些对复位时序有特定的定时要求（如TS101/201）

 - 复位沿跳时间要求

9.3.3 复位电路

* RC复位电路

- 上电后，电容C开始充电（等效短路到DGND）


PWUP_RST为低

- 电容C充电完成，等效断路

PWUP_RST为高

- 二极管提供断电后电容的快速放电回路，为再次复位作准备



- 施密特反相器用于RC复位
信号整形--保证沿跳时间、电平
- 低电平时间取决于 $R \times C$



DSP系统中，一般不建议使用RC复位电路


9.3.3 上电复位电路-TPS3307

- * 使用上电复位器件产生复位
 - 具备供电电压监控能力，上电产生复位
 - 供电电压低于门限，保持复位
 - 供电电压高于门限，维持 T_d 时间后释放复位 $T_d \sim 200\text{ms}$
 - 具备3路电压监控能力
 - 监控电压跌落低于门限，触发复位
 - 高于门限后，维持 T_d 时间后释放复位 $T_d \sim 200\text{ms}$
 - 支持按键复位输入




DSP系统建议使用使用上电复位器件产生复位

9.3.3 上电复位电路-TPS3307



9.3.3 复位延时器件—TPLC7733





$$t_d = 2.1 \times 10^4 \times C_T$$

C_T is in farads
 t_d is in seconds



例 $C_T = 100\mu\text{F}$, $t_d = 2.1\text{s}$

与复位电路级联，延长复位时间



9.3.3 “看门狗” 复位电路--MAX706R

- 上电产生复位能力
 - 供电电压低于门限，保持复位
 - 供电电压高于门限，维持 T_d 时间后释放复位 $T_d \sim 200\text{ms}$
- 支持按键复位输入
- PFI 电压监控
 - $PFI < 1.25\text{V}$, PFO#有效
- 看门狗 WDI WDO#
 - WDI未在1.6s内翻转，WDO#有效(变低)
 - DSP提供周期翻转“喂狗”信号WDI
 - 一旦DSP程序“跑飞”，WDO#可指示出



9.3.3 XILINX FPGA的复位电路


- * 重配信号 PROG_B#（专用引脚）

配置序列的启动信号

- * 逻辑复位信号RESET#（用户自定义I/O引脚）

逻辑工作需要的全局性复位信号



- * PROG_B#与RESET#之间时序要求




Tcfg—FPGA配置时间
取决配置方式

在FPGA配置成功后，逻辑开始运行时，有明确的复位信号


9.3 DSP+FPGA目标检测识别系统示例




9.3 DSP+FPGA图像跟踪器示例



9.3 DSP+FPGA图像跟踪器示例



9.3 NPU+FPGA智能图像识别器



9.3 NPU+FPGA智能图像识别器



9.4 图像处理嵌入式系统—实时性

- * 硬实时系统 --规定时间内必须完成处理

导弹成像末制导目标检测识别

防空预警图像目标检测

机要部门视频监控非法闯入

- * 软实时系统 --规定的处理时间是弹性的，或很长


人脸识别门禁

车牌识别

- * 非实时系统

如消费类产品

9.4 实时性定义




* 时序分析

-- 处理时间 T_p 是动态变化的


-- 若 $T_o \leq T_i$, $\Delta T = T_i - T_o$: 系统等
待新输入的时间——**实时系统**

-- 输出结果存在几帧的处理延迟,
至少以 T_i 为间隔周期输出结
果, ——**准实时系统**



9.4 实例—空中目标ATR处理流程复杂性

- * 算法功能的构成随着工作环境和阶段变化
- * 系统结构需要能够根据算法结构的要求，以及工作环境的变化进行调整（重构），高效地完成系统任务



9.4 实时图像处理系统面临的挑战

* 图像数据率骤增

—成像传感器帧频不断提高;



处理周期不断减小

—成像分辨率不断提高;




图像数据量不断增加

* 信息处理日趋复杂

—信息获取手段多样化

—信息处理流程复杂化




系统规模急剧增大

* I/O吞吐率增加

* 存储容量增大

* 计算资源增多



* 高效的设计方法

* 高性能的系统结构

* 先进的设计技术

9.5 串行处理的瓶颈

- **基本架构:**
 - 取指/译码/取数/执行
 - 串行处理
 - 所有工作都交由**ALU**完成
 - **CPU**尽可能加快数据供给**ALU**
- **So much to do, so little time to do it!**
 - 串行处理器, 时间经常是制约因素
 - 在一个时刻, 对一个像素只能做一件事
 - 很多问题不适合串行处理器

9.5 计算架构发展

- 尽量增加ALU数据吞吐率
 - 增加主频 (Increase clock speed)
 - 增加字长 (Increase word width)
 - 更宽数据位宽 $4 \Rightarrow 8 \Rightarrow 16 \Rightarrow 32 \Rightarrow 64$ bit architectures
 - 更宽指令字MMX type instructions to make use of wider data words
 - 高速缓存 (Caching)
 - 提高数据/指令访存速率 (Gives faster access to instructions and data)
 - 哈佛结构 (Harvard architecture)
 - 双存储 Doubles memory bandwidth by separating instructions and data
 - 流水线 (Pipelining)
 - Overlaps the timing of Fetch / Decode / Read / Execute / Write phases
 - 精简指令集 Reduced instruction set (RISC)
 - Simpler instructions make more efficient use of resources
 - 多核架构 (Multiple core architectures)

9.5 冯诺伊曼Von Neumann瓶颈


- 面向存储串行处理Serial processing is memory oriented
 - 多数变量存于存储器Most variables are in memory
 - 大部分时间耗在访存A significant proportion of the time is spent accessing memory
 - 读操作 Reading operands
 - 写中间结果 Writing intermediate results
 - 统一寻址访存 Memory uses a single monolithic address space
- 后果 Consequences
 - 复杂计算，数据频繁往返于ALU和存储Data passes between the ALU and memory many times during a complex calculation
 - 访存带宽制约计算速度Memory bandwidth ultimately limits the algorithm speed

9.6 并行处理Parallel Processing

- 关键部分专设硬件Dedicated hardware for critical parts
 - 硬件并行Hardware is parallel
 - 具备寄存中间结果Uses local registers for intermediate results
- 增大单次计算能力Do more things at once
 - 并行处理 Parallel processing
 - 处理器有各自局部存储器Each processor has its own local memory
- 并行处理并非新技术Parallel processing is not new
 - Almost as old as image processing itself
 - Image processing has often been a driver for parallel computing
 - FPGA具有计算资源优势，成为常用的并行计算平台Only recently have FPGAs had sufficient resources to make them a practical platform

9.6 时间并行Temporal Parallelism




- 算法计算过程包括一系列的操作 Algorithms usually consist of a sequence of separate operations
 - Use a separate processor for each operation



- 操作级流水线架构 Leads to a pipelined architecture at the operation level
- 局限性 Limitations
 - 不适合迭代算法 Less suited to iterative algorithms
 - 受制于操作间数据传递带宽 Bandwidth in passing data between operations

9.6 空间并行 Spatial Parallelism

- 多数操作是在图像像素上执行同样的功能 Many operations perform the same function independently on a large number of pixels
 - Split the image over a number of separate processors





- 单指令多数据流架构 Can leads to a SIMD type architecture
- 处理器间数据通信最小化 Most efficient when communication between processors is minimised
 - When operations only require data from a local region

9.6 大规模并行 Massive Parallelism

- 极致空间并行 Takes spatial parallelism to the extreme
 - Each pixel has a separate processor
 - Can lead to some extremely efficient algorithms
- 问题 Problems
 - Very resource intensive
 - Does not scale well with image size
 - Really only practical for small images
 - Assumes image is already mapped onto pixels
 - A significant fraction of time can be spent transferring the images to and from the processor array

9.6 流处理 Stream Processing

- 图像按像素扫描顺序串行化 Image is scanned to produce a sequential stream of pixels
 - Converts spatial parallelism into temporal parallelism
 - Each pixel is processed sequentially
 - Removes need for parallel data access
- 适合流水线并行 Fits with a pipelined architecture
 - Data is streamed between operations in a pipeline
 - Fine grained pipelining with an operation



总 结

- “嵌入性”、“专用性”与“处理系统”
- 嵌入式图像处理系统层次构成
- 实时性概念
- 实时处理瓶颈
- 并行处理